薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

問鼎核心處理器地位 28奈米FPGA胸有成竹

2010 年 06 月 17 日

賽靈思宣布28奈米FPGA正式量產

2012 年 03 月 14 日

賽靈思Virtex-7 FPGA產品搭載高速序列收發器

2012 年 04 月 16 日

市場策略重新定調 萊迪思轉攻消費性電子

2012 年 08 月 02 日

多核處理器應用熱燒 電源管理晶片邁向高整合

2013 年 05 月 27 日

賽靈思聯手大學推動自行調適運算加速

2020 年 05 月 15 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路