薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

寬頻通訊蔚然成風 FPGA搶攻聯網商機

2011 年 04 月 01 日

賽靈思推出10Gbit/s IP與即時視訊引擎功能

2011 年 05 月 06 日

賽靈思首批Artix-7 FPGA正式出貨

2012 年 07 月 23 日

單晶粒整合CMOS/MEMS技術 CMEMS振盪器減小溫度漂移

2013 年 10 月 28 日

採用MPSoC/3D架構 賽靈思16奈米FPGA出鞘

2015 年 02 月 24 日

AMD完成收購賽靈思 搶攻資料中心市占

2022 年 02 月 16 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路